400단 이상 본딩 낸드, 삼성 AI 병목 겨냥

삼성전자가 400단 이상 BV-NAND 원형과 AI 가속기 위에 메모리를 쌓는 zHBM 개념을 공개했다. 데이터 이동 거리를 줄여 AI 시스템의 메모리·스토리지 병목을 완화하려는 구상이다.

삼성전자는 한국시간 5일부터 7일까지 미국 캘리포니아주 산타클라라에서 열리는 퓨처 오브 메모리 앤드 스토리지 2026(Future of Memory and Storage 2026)에서 V10 Bonding V-NAND 원형을 소개했다. BV-NAND로 불리는 이 원형은 400단 이상 구조와 웨이퍼 본딩 방식을 적용했다.

BV-NAND는 전 세대 V9 낸드보다 저장 밀도를 약 58% 높이는 방향으로 설계됐다고 PANews는 전했다. 셀 적층 수를 늘리는 데 그치지 않고 웨이퍼 본딩을 통해 저장 밀도와 읽기·쓰기, 입출력 성능을 함께 끌어올리는 구조다.

웨이퍼 본딩은 메모리 셀이 배치된 웨이퍼와 주변 회로가 담긴 웨이퍼를 각각 제작한 뒤 결합하는 방식이다. AI 시스템에서 요구되는 고용량과 전력 효율을 동시에 확보하는 데 초점을 맞췄다.

삼성전자는 행사에서 zHBM과 zNAND-O 개념도 제시했다. 기존 고대역폭메모리(HBM)는 그래픽처리장치(GPU)나 AI 가속기 옆에 배치되지만, zHBM은 메모리를 가속기 위에 수직으로 적층해 데이터 전송 거리를 줄이는 구조다.

공개된 설명에는 기존 HBM5 대비 10배가 넘는 저장 밀도와 3배 수준의 에너지 효율, 절반 이하의 열저항이 제시됐다. 다만 이들 수치는 양산 제품의 확정 사양이 아니라 개념 모델 단계의 목표치다.

AI 모델이 커질수록 연산 장치의 성능뿐 아니라 장치와 메모리 사이에서 데이터를 얼마나 빠르고 효율적으로 옮기느냐가 중요해진다. 데이터센터의 부담이 연산 능력에서 메모리 용량과 대역폭, 데이터 이동 구조로 확산되는 흐름이다.

이 같은 구상은 CXL 기반 메모리 풀링으로 AI 메모리 병목에 대응하는 업계 흐름과 맞닿아 있다. 마벨 테크놀로지(Marvell Technology)는 같은 행사에서 CPU와 GPU가 외부의 분리형 메모리에 접근하도록 설계한 260레인 CXL 스위치를 선보인다.

삼성전자는 앞서 FMS 2025에서도 HBM4·HBM4E와 커스텀 HBM, CXL 기반 메모리 확장, Z-NAND 기반 메모리 클래스 스토리지를 차세대 데이터센터 인프라의 주요 축으로 제시했다. 메모리 내부에 연산 기능을 넣은 HBM-PIM과 달리 zHBM은 패키징과 적층 구조를 바꿔 물리적 거리를 줄이는 접근이다.

트렌드포스(TrendForce)는 링크드인 게시물에서 zHBM을 GPU 위에 메모리를 쌓아 대역폭 확대를 노리는 구조로 평가했다. 동시에 삼성전자가 명확한 제품화 일정을 제시하지 않았다고 짚었다.

이번 공개는 HBM 경쟁이 세대 전환을 넘어 패키징·파운드리·메모리 통합 경쟁으로 넓어지고 있음을 보여준다. 삼성전자는 메모리와 파운드리, 패키징 역량을 함께 보유한 점을 AI 메모리 전략의 차별점으로 내세워 왔다.

암호화폐·블록체인 산업과의 직접적인 연결점은 확인되지 않았다. 행사에서는 AI 시스템과 데이터센터, 하이퍼스케일 인프라를 위한 메모리·스토리지 기술이 주요 의제로 다뤄지며, FMS 2026은 한국시간 7일까지 진행될 예정이다.