2주 만에 AI 칩 설계, 아키텍트랩스 레드우드 공개

아키텍트랩스가 인공지능(AI)으로 자체 칩 ‘레드우드’의 설계와 검증을 2주 만에 마쳤다고 밝혔다. 통상 1년 이상 걸리는 반도체 설계 공정을 AI가 얼마나 줄일 수 있는지가 쟁점으로 떠올랐다.

비즈니스인사이더는 한국시간 28일 아키텍트랩스가 두 명의 칩 아키텍트가 전체 구조와 방향을 정하고 AI가 세부 설계 작업을 수행하는 방식으로 레드우드를 개발했다고 보도했다. 회사 측은 기존 칩 개발에는 1년 이상과 수억 달러, 100명 안팎의 전문 인력이 필요하다고 설명했다.

아키텍트랩스(Architect Labs)는 2025년 설립된 미국 스타트업이다. 에브라힘 후세인(Ebrahim Hussain) 아키텍트랩스 공동창업자 겸 최고경영자는 “AI 모델은 빠르게 발전하지만 이를 구동할 반도체 개발 속도는 따라가지 못하고 있다”고 말했다. AI 모델 개발 주기와 하드웨어 개발 주기 사이의 간극을 지적한 발언이다.

회사는 지난 6월 18일 2400만 달러(약 332억원) 규모 시드 투자를 유치했다고 밝혔다. 킨드레드벤처스가 투자를 주도했고 TQ벤처스, 레이스캐피털, 투게더펀드 등이 참여했다. 회사는 자금을 컴퓨트 인프라 확대, AI 연구 강화, 초기 파트너와의 생산용 실리콘 공동 설계에 쓸 계획이라고 밝혔다.

레드우드는 메타의 라마, 알리바바의 큐웬 같은 대규모 AI 모델 구동을 목표로 설계됐다. 다만 아직 TSMC에서 실제 실리콘 칩으로 생산된 단계는 아니다. 현재는 설계를 FPGA에 구현해 시험한 상태다.

FPGA는 회로 구성을 다시 바꿀 수 있는 반도체다. 실제 양산 칩을 만들기 전에 설계를 검증하는 데 쓰인다. FPGA 시험은 설계 검증에 의미가 있지만, 최종 칩의 제조 공정과 같은 환경을 그대로 대체하지는 않는다.

아키텍트랩스는 이 시험을 근거로 최종 제품이 로봇 등 엣지 AI에 쓰이는 엔비디아 젯슨 오린 나노보다 높은 전력 효율을 낼 수 있다고 주장했다. 다만 이 주장은 실제 제조 뒤 속도, 전력 효율, 신뢰성 검증을 거쳐야 한다.

반도체 설계 자동화는 새 흐름이 아니다. 지금까지는 설계자가 전자설계자동화(EDA) 도구를 단계별로 조작하고 결과를 확인하는 방식이 일반적이었다. 최근에는 AI가 설계, 검증, 오류 분석, 품질 조정 작업을 이어서 수행하는 형태로 실험 범위가 넓어지고 있다.

본지도 앞서 시놉시스가 검증과 구현 작업을 자율적으로 수행하는 반도체 설계 워크플로를 공개했다고 전했다. 시놉시스는 초기 평가에서 디버그 주기가 25~40% 단축됐다고 밝혔다. 이는 전체 칩 설계 기간이 아니라 디버그 주기에 적용된 수치다.

지멘스도 앞서 AI 칩 검증을 최대 1만배 가속하는 전략을 공개했다. 당시 지멘스는 AI가 생성한 설계 결과를 물리 기반 도구로 재검증하는 과정을 강조했다. 설계 자동화가 빨라질수록 검증 신뢰성이 함께 중요해진다는 뜻이다.

외부 전문가들은 개발 속도에는 의미를 뒀지만 제조 전 검증의 한계를 짚었다. 하오 정(Hao Zheng) 센트럴플로리다대 교수는 2주라는 기간을 인상적이라고 평가하면서도 시놉시스 등 기존 기업과 스타트업도 AI를 반도체 설계에 활용하고 있다고 설명했다.

매슈 거트하우스(Matthew Guthaus) UC산타크루즈 교수는 “AI가 이미 칩 설계의 여러 영역에서 강점을 보이지만 예상 밖의 실수를 할 수 있어 면밀한 감독과 재검증이 필요하다”고 말했다. 반도체 설계 오류는 제조 이후 발견될 경우 큰 비용으로 이어질 수 있다.

후세인 최고경영자는 회사의 AI 시스템이 인간에게 검증을 전적으로 맡기지 않고 스스로 설계 오류를 확인하도록 구축됐다고 설명했다. 그는 AI가 레드우드에서 개선점을 찾아내는 구조를 두고 AI와 칩 설계가 서로를 개선하는 순환 가능성을 언급했다.

이번 사례는 크립토 시장을 직접 겨냥한 발표는 아니다. 다만 채굴, 검증 인프라, AI 데이터센터 장비가 모두 반도체 성능과 전력 효율에 영향을 받는 만큼 실제 제조 이후 결과가 중요하다. 아키텍트랩스는 레드우드의 TSMC 생산 시점을 아직 정하지 않았다.