맨위로 가기
  • 공유 공유
  • 댓글 댓글
  • 추천 추천
  • 스크랩 스크랩
  • 인쇄 인쇄
  • 글자크기 글자크기
링크 복사 완료 링크가 복사되었습니다.

2026년 4분기 양산 목표, TSMC A16 검증

프로필
정민석 기자
댓글 0
좋아요 비화설화 0

TSMC가 A16 공정에서 후면 전력공급망 결합 기술을 검증했다. A16은 N2P 대비 속도 8~10% 향상 또는 전력 사용 15~20% 절감을 목표로 제시됐다.

 웨이퍼 검사 장비 앞의 반도체 공정 / TokenPost.ai (mono)

웨이퍼 검사 장비 앞의 반도체 공정 / TokenPost.ai (mono)

TSMC($TSM)가 A16 공정에서 후면 전력공급망을 결합한 기술을 검증하면서 AI 가속기와 고성능컴퓨팅(HPC)용 첨단 공정 경쟁이 배선 구조와 설계 생태계로 넓어졌다.

TSMC는 공식 기술 자료에서 A16을 나노시트 트랜지스터와 슈퍼 파워 레일 기반 후면 전력공급 기술을 결합한 공정으로 설명했다. 이 기술은 전력 배선을 칩 뒷면으로 돌려 앞면 배선 공간을 신호 전달에 더 쓰는 구조다.

핵심은 전력과 신호의 통로를 나누는 데 있다. 2나노 이하 공정에서는 전력 배선과 신호 배선이 같은 앞면 공간을 쓰면서 배선 혼잡과 전압 강하 문제가 커진다. 후면 전력공급망은 전력 경로를 뒤쪽으로 분리해 신호 배선 여유를 확보하고 전력 전달 효율을 높이는 방식이다.

TSMC는 A16이 N2P 공정과 비교해 같은 전압에서 속도를 8~10% 높이거나, 같은 속도에서 전력 사용을 15~20% 줄일 수 있다고 밝혔다. 칩 밀도는 최대 1.10배로 제시했다. TSMC는 A16이 복잡한 신호 경로와 고밀도 전력망이 필요한 HPC 제품에 적합하다고 설명했다.

기술 검증 시점도 제시됐다. 2026 IEEE·JSAP VLSI 심포지엄 프로그램은 TSMC가 A16 플랫폼 기술을 개발·검증했으며, 해당 공정의 양산 시점을 2026년 4분기로 제시했다. 발표 항목에는 A16이 N2P의 게이트 밀도와 나노플렉스 설계 최적화 구조를 보존한다는 설명도 담겼다.

이 대목은 파운드리 고객에게 중요하다. 후면 전력공급을 적용하더라도 기존 셀 구조와 설계 흐름을 얼마나 유지할 수 있는지가 초기 도입 비용과 수율 안정화에 영향을 줄 수 있기 때문이다. TSMC가 강조하는 지점도 단순한 선폭 축소가 아니라 전력 공급 효율과 설계 호환성이다.

파운드리는 반도체 설계 회사가 맡긴 칩을 대신 생산하는 사업이다. AI 가속기와 HPC 칩은 연산량이 많고 전력 소모도 크기 때문에 미세 공정, 배선 구조, 패키징, 메모리 연결 방식이 함께 성능을 좌우한다.

A16의 후면 전력공급망은 이런 구조 변화의 한 축이다. 지금까지는 칩 앞면에서 전력과 신호 배선이 함께 배치되는 방식이 일반적이었다. 공정이 미세해질수록 같은 면적에 더 많은 배선을 넣어야 해 전력 공급 안정성과 신호 경로 확보가 동시에 어려워진다.

인텔($INTC)과 삼성전자도 후면 전력공급 기술을 차세대 공정 경쟁의 주요 축으로 보고 있다. 전자신문은 2024년 TSMC가 A16 생산 계획을 공개하면서 이 기술이 인텔과 경쟁하는 분야이며 삼성전자도 준비 중이라고 보도했다. 다만 각 회사의 구현 방식과 양산 일정은 서로 다르다.

엔비디아($NVDA)와의 연결도 국내 독자에게 직접 닿는 부분이다. 엔비디아 파인만 플랫폼은 TSMC A16 공정과 3차원 적층, 광공동패키징 기술이 함께 거론되며 AI 가속기 경쟁의 축을 파운드리와 패키징 생산능력으로 넓혔다.

이후 일부 설계 변경 검토 보도도 나오면서 A16 생산능력과 패키징 병목이 후속 확인 지점으로 남았다. 다만 파인만의 최종 사양과 공급 일정 변화는 엔비디아의 확정 발표가 아니라 관련 보도에서 제기된 검토 사안이다.

국내 공급망에는 HBM과 서버 부품, 패키징 수요 측면에서 연결된다. 대형 AI 가속기에서는 공정 미세화뿐 아니라 칩 적층, 고대역폭메모리 탑재, 패키징 생산능력이 전체 공급 가능 물량을 좌우한다. 국내 메모리·부품 업체도 최종 플랫폼 사양과 물량 계획에 따라 수요 변동에 노출될 수 있다.

A16의 의미는 공정 이름보다 적용 대상에서 나온다. AI 가속기는 연산량뿐 아니라 전력 공급, 신호 배선, 패키징, 메모리 연결이 함께 맞물린다. TSMC가 제시한 수치가 실제 고객 제품에서 어떻게 구현될지는 개별 설계와 양산 수율에 따라 달라진다.

현재 확인된 것은 A16이 후면 전력공급망을 전면에 내세운 TSMC의 차세대 공정이며, TSMC가 2026년 4분기 양산을 목표로 제시했다는 점이다. 엔비디아 파인만 등 차세대 AI 플랫폼에 미칠 영향은 최종 제품 사양과 공급 일정 공개 뒤 판단할 수 있다.

사용 출처: TSMC A16 기술 자료 https://www.tsmc.com/english/dedicatedFoundry/technology/logic/l_A16, 2026 IEEE·JSAP VLSI 심포지엄 프로그램 https://vlsi26.mapyourshow.com/8_0/sessions/session-details.cfm?ScheduleID=246, 전자신문 https://www.etnews.com/20240425000369

본 기사는 시장 데이터 및 차트 분석을 바탕으로 작성되었으며, 특정 종목에 대한 투자 권유가 아닙니다.
광고문의 기사제보 보도자료
앱 아이콘

토큰포스트가 새로워졌어요!

앱 출시 기념 이벤트에 참여하고 선물도 함께 받아가세요!

디센트 S 지급

디센트 S 지갑 카드형 하드웨어 월렛

추첨 20명
커피

커피 쿠폰 모바일 쿠폰 1매

선착순 1,000명

많이 본 기사

alpha icon

지금 꼭 알아야 할 리포트

관련된 다른 기사

댓글

댓글

0

추천

0

스크랩

스크랩

데일리 스탬프

0

말풍선 꼬리

매일 스탬프를 찍을 수 있어요!

데일리 스탬프를 찍은 회원이 없습니다.
첫 스탬프를 찍어 보세요!

댓글 0

댓글 문구 추천

좋은기사 감사해요 후속기사 원해요 탁월한 분석이에요

0/1000

댓글 문구 추천

좋은기사 감사해요 후속기사 원해요 탁월한 분석이에요
1