381종 칩 만든 화웨이, 로직폴딩 기린에 첫 적용 예정

화웨이(Huawei)가 공정 미세화 대신 칩 내부의 신호 지연을 줄이는 새로운 반도체 설계 경로를 제시했다. 첨단 장비 접근이 제한된 중국 반도체 산업이 설계와 패키징 최적화로 기술 격차를 좁힐 수 있을지가 핵심이다.

화웨이는 5월 25일 중국 상하이에서 열린 국제전기전자공학회(IEEE) 국제회로시스템심포지엄(ISCAS)에서 타우(τ) 스케일링 법칙을 공개했다. 허팅보(He Tingbo) 화웨이 반도체 사업부 사장이 기조연설을 통해 발표했다.

타우 스케일링 법칙은 트랜지스터 크기를 줄이는 기하학적 미세화 대신 신호 전달 시간을 단축하는 데 초점을 둔다. 소자와 회로, 칩, 시스템을 통과하는 시간 상수인 타우를 낮춰 성능과 에너지 효율, 트랜지스터 밀도를 높이겠다는 구상이다.

핵심 구현 기술은 로직폴딩(LogicFolding)이다. 회로 배치와 신호 경로를 재구성해 주요 배선 길이를 줄이고 신호 전파 과정의 저항과 정전용량 부하를 낮추는 방식이다.

화웨이는 지난 6년간 타우 스케일링 법칙을 기반으로 381종의 칩을 설계·양산했다고 밝혔다. 로직폴딩 아키텍처를 처음 적용한 기린(Kirin) 칩은 2026년 가을 출시할 예정이다.

이 기술은 첨단 노광 장비에 대한 의존도를 낮추고 설계·패키징·시스템 최적화로 성능을 높이려는 접근이다. 미국 수출통제로 첨단 장비와 고성능 AI 칩 확보에 제약을 받는 중국 반도체 산업의 대응 전략으로 풀이된다.

다만 화웨이의 설계 구상이 엔비디아($NVDA)의 AI 칩 경쟁력을 곧바로 넘어선다는 의미는 아니다. 실제 성능과 전력 효율, 수율은 로직폴딩을 적용한 기린 칩이 출시된 뒤 검증할 수 있다.

엔비디아는 5월 31일 베라 루빈(Vera Rubin) 플랫폼이 본격적인 생산 단계에 들어갔다고 밝혔다. 회사는 이 플랫폼의 대규모 에이전트 처리량이 이전 세대 그레이스 블랙웰보다 10배 높다고 설명했다.

엔비디아는 2027회계연도 1분기 실적 발표에서 데이터센터 매출이 전년 대비 92% 증가했다고 밝혔다. 엔비디아의 경쟁력이 단일 그래픽처리장치(GPU)의 성능을 넘어 AI 인프라 전반에 걸쳐 있다는 점을 보여주는 수치다.

엔비디아는 쿠다(CUDA) 생태계와 고대역폭메모리(HBM), TSMC 첨단 패키징, 서버 공급망을 함께 구축하고 있다. 화웨이의 타우 스케일링 법칙은 이 구조를 그대로 따라가기보다 공정 제약을 설계 기술로 우회하려는 시도에 가깝다.

젠슨 황(Jensen Huang) 엔비디아 최고경영자는 대만 방문 중 타우 스케일링 법칙을 화웨이에 중요한 돌파구로 평가하면서도 TSMC에는 위협이 아니라고 말했다고 트렌드포스(TrendForce)가 전했다. 칩 적층과 3차원 패키징, 하이브리드 본딩 분야에서 TSMC가 축적한 역량을 단기간에 대체하기는 어렵다는 취지다.

크립토 시장과의 직접적인 연결점은 드러나지 않았다. 다만 AI 반도체 공급과 데이터센터 조달 비용은 블록체인 인프라 기업이 사용하는 GPU·AI 서버 환경과 간접적으로 맞닿아 있다.

이번 발표가 비트코인(BTC)이나 이더리움(ETH) 가격, 특정 블록체인 프로젝트의 수익성에 미칠 직접적인 영향은 확인되지 않았다. 화웨이는 2026년 가을 로직폴딩을 처음 적용한 기린 칩을 출시할 예정이다.