수율 98% 넘긴 TSMC, 5.5배 레티클 패키징 양산

대만 TSMC(Taiwan Semiconductor Manufacturing Company·$TSM)가 5.5배 레티클 크기의 CoWoS 첨단 패키징을 양산하고 수율을 98% 이상으로 끌어올렸다. 메모리와 ABF 기판 공급은 대형 인공지능(AI) 패키지 생산의 다음 과제로 제시됐다.

허쥔(何軍) TSMC 첨단패키징 부사장은 11일 공개 발언에서 “5.5배 레티클 CoWoS 제품이 정식 양산에 들어갔으며 수율은 안정적으로 98%를 넘었다”고 말했다. 일부 AI 고객사 제품의 수율은 99%를 웃돈다고 AB미디어(ABMedia)는 전했다.

CoWoS는 그래픽처리장치(GPU) 같은 연산 칩과 고대역폭메모리(HBM)를 실리콘 인터포저로 연결하는 2.5차원 첨단 패키징 기술이다. 패키지 면적이 커질수록 더 많은 연산 칩과 HBM을 한 제품에 배치할 수 있다.

5.5배 레티클 CoWoS는 연산 성능을 높이기 위해 칩렛과 메모리 탑재량을 늘리는 AI 가속기 설계에 대응한 제품이다.

허 부사장은 지난 3년간 TSMC의 CoWoS 생산능력이 거의 매년 두 배씩 늘었다고 설명했다. TSMC는 현재 전 세계에서 첨단 패키징 공장 10곳을 운영하고 있으며, 전체 공급량은 고객 수요에 상당히 근접했지만 완전히 충족한 단계는 아니라고 밝혔다.

TSMC는 생산능력 부족에 대응해 공정별 외부 협력도 확대하고 있다. 본지는 앞서 TSMC가 CoWoS 가운데 칩과 인터포저를 결합하는 CoW 공정의 외주 확대를 추진하고 있다고 전했다.

CoWoS 수율이 안정권에 들어서면서 공급망의 부담은 메모리와 기판 조달로 넓어지고 있다. 허 부사장은 향후 수년간 AI 공급망이 메모리와 ABF 기판 부족 압력을 동시에 받을 것이라고 말했다.

ABF 기판은 대형 연산 칩과 메모리를 회로기판에 연결하는 고성능 반도체 기판이다. AI 패키지가 대형화할수록 기판의 면적과 평탄도, 열과 기계적 변형을 함께 관리해야 한다.

고객사들은 기판 물량을 확보하기 위해 여러 공급사에서 제품을 조달하고 있다. 그러나 공급사마다 열팽창계수와 기계적 특성이 달라 패키지의 공면성 관리와 수율 확보가 더 어려워진다고 허 부사장은 설명했다.

TSMC는 CoWoS 크기를 14배 레티클 수준으로 확대하는 작업도 추진하고 있다. 허 부사장은 이번 발언에서 2029년 14배 레티클을 목표로 제시했으며, TSMC는 앞선 기술 심포지엄에서 2028년 14배 레티클 제품과 2029년 이를 넘어서는 제품군을 공개한 바 있다.

패키지가 커지면 더 많은 HBM과 칩렛을 결합할 수 있지만 패키지 자체의 수율만으로 제품 품질을 보장하기는 어려워진다. 기판과 인쇄회로기판(PCB), 방열 구조, 완성 시스템의 기계적 특성까지 함께 맞춰야 하기 때문이다.

3차원 적층 기술인 SoIC 개발도 병행하고 있다. 허 부사장은 6마이크로미터 접합 피치가 지난해 양산에 들어갔으며 2029년에는 이를 4.5마이크로미터까지 줄여 A14 칩 위에 A14 칩을 직접 쌓는 구조를 추진한다고 밝혔다.

TSMC는 CoWoS가 3배 레티클을 넘으면 패키지와 회로기판, 방열 구조, 시스템 사이의 상호작용이 복잡해진다고 설명했다. 이에 칩과 패키지, 기판, PCB, 방열 설계를 양산 전부터 함께 최적화하는 시스템·기술 공동 최적화(STCO) 체계를 적용하고 있다.

실제 같은 칩을 서로 다른 시스템에 결합했을 때 부품 검증 단계에서는 나타나지 않았던 다이 가장자리 손상이 발생한 사례도 제시됐다. TSMC는 고객사와 PCB 배치와 수동소자 구성, 제조 공정을 조정해 대응했다.

TSMC는 기술과 제조, 고객사 조직이 동시에 작업하는 병행 개발 방식으로 전환하고 양산 6개 분기 전부터 시스템 경계 조건을 공개할 계획이다. 허 부사장은 개방형 컴퓨팅 프로젝트(OCP)를 통해 대형 AI 시스템의 검증 기준과 공급망 관리 방식을 공동으로 마련해야 한다고 말했다.